コンテンツ情報
公開日 |
2021/10/26 |
フォーマット |
PDF |
種類 |
製品資料 |
ページ数・視聴時間 |
10ページ |
ファイルサイズ |
427KB
|
要約
近年のイーサネットのビットレートの高速化は、レイテンシ(遅延時間)に関する問題を深刻化させている。例えば、ハイパースケールデータセンターでは、アプリケーションによっては数百万のデータパケットがデータセンターを通過することになる。パケットが構成要素を通過することで、個々の物理的な距離が小さく、1つ1つはナノ秒レベルの遅延でも、総合的な遅延時間が急速に増加してしまう。
遅延発生の原因を特定し、対処するにはナノ秒の分解能を持つ遅延測定が求められる。しかも、関係する要素が多いため、ASICまたはFPGA設計でのテストシリコン性能の検証から、トランシーバーベンダーの特性評価と選択、ネットワーク要素のベンチマークと最適化まで幅広いアプリケーションを使いこなす必要がある。さらに、実際の動作環境を考慮して、動的スキューや周波数変動などのストレスを考慮した性能も把握したい。
そこで本資料では、高速イーサネットに対応した遅延時間測定ソリューションを紹介している。400ギガビットイーサネット(GbE)の導入だけでなく、800GbEの取り組みも進む現代において、高速化にスムーズに対応するカギとなりそうだ。