フォトニック集積回路（PIC）設計を加速する最新設計ツール紹介

　シリコンフォトニクス技術の発展に伴い、フォトニック集積回路（PIC）は量産／実装フェーズに入りつつある。PICは高速化や低消費電力化などのメリットをもたらすが、その設計は従来の大規模集積回路とは大きく異なる面があり、ファウンドリが提供するプロセスデザインキット（PDK）だけでは不十分な場合もある。

　このような背景から注目されるのが、シリコンフォトニクス向けの解析／シミュレーションツール群だ。デバイス構造設計機能と連携し、「マクスウェル方程式の直接解法による厳密な解析」「長尺デバイスの高速解析」「共振器モードの汎用解析」「トポロジー最適化による逆設計」などを実現する多様な機能を備えている。さらに、シミュレーション結果をカスタムPDKとして回路設計ツールへシームレスに連携できる。

　回路レベルの設計においては、電子回路の統合設計環境をフォトニック回路に拡張したツールが提供されており、各素子の特性を反映した設計が可能だ。本資料では、実機検証まで見据えたPIC開発のライフサイクル全体を支える設計エコシステムを紹介する。